GF100基于的正是Ferm架構。屬于D3D11產品，由16個TPC組成，每個TPC包含有一對矢量SIMD處理器，一個獨立的內存池和寄存器；dual-issue, dual-warp調度器，并且可以通過內置內存控制器訪問芯片的ROP和DRAM。

    它的子塊可以實現雙精度計算。這是一個16位寬DP矢量單元，每個時鐘循支持單個FAM 16線程。由于操作預測限制，當DB子塊運行時，SM無法運行第二子塊。另外對于DP FMA而言，FPU可以在一個時鐘周期內運行DP MUL和ADD。ALU還有一個很有趣的功能，就是可以在一個時鐘周期處一個32-bit MUL或ADD。

    其它的子塊則是16位寬，負責另一半的線程warp單精度矢量計算。每個時鐘周期可以運行一個單精度FMA或者MUL、ADD。對于子塊來說新的FMA功能是很重要的。這樣可以讓nVIDIA的D3D10級硬件能夠在單個計算級上擁有比老產品更高的計算精度。在圖形模式下，由于運行在GT200相同的數字精確性，因此Fermi架構的芯片（例如GF100），MADD的速率將只有一半，因為運行的是老的MUL和ADD，需要2個時鐘周期。自動提升FMA將會由驅動來自動完成。

    計算的精度是由Fermi所支持的IEEE754-2008所決定的，其中包括例處處理以及實現更快的浮點性能包括有NaN, +ve以及-ve等。

    每個子塊同樣配備有SFU（special function unit）。SFU執(zhí)行矢量插值，同時為硬件提供特殊的指令比如SIN, COS, LOG等。DP子塊SFU在雙精度下不運行指令。

    子塊和SFU能夠運行大量其它指令以及特殊計算，比如轉移、分支指令、ops對比以及交叉ALU計數器等。完整的指令混合以及輸出過程目前仍不清楚，NVIDIA聲稱調度器只受到操作數收集和發(fā)送的影響。如果所有的數據依賴都是令人滿意的，同時擁有足夠的接口滿足 register pool的服務請求，這樣可以想像SM將會運行所有的指令混合。通過256個接口可以提供足夠的操作數取以滿足SGEMM峰值速率的要求，同時也可以滿足HPC的需求。 GF100的SM最大線程數量為1536，相比GT200提升了50％。

CUDA計算核心結構圖

    這個方面唯一值得討論的限制就是子塊雙精度運行。由于DP操作的數盡可能需要達到2倍，這樣操作將會消耗所有可能獲取的register file接口，這樣其它子塊的其它指令將無法運行。在內存同步方面，我們注意到所有的Fermi SM包括有64KB L1緩存與共享memory pool，如果需要的也可以支持ECC。線程可以同時訪問shared memory和L1緩存。另外就是每個SM的register file為28KB。

GF100的L2緩存為768KB，這樣每個SM可以分配到48KB，不過需要記住它是完全一致的。首先顯存類型為GDDR5，但是內存控制器仍然支持GDDR3，NVIDIA將會把后者在6GiB Tesla配置上應用。

    與當前已經上市的產品相比，Fermi的設計比如GF100同樣也支持改進的原子操作性能。warp中的原子操作是通過L2緩存的使用實現的，NVIDIA的白皮書表示額外的原子單元會影響到影響是不準確的，原子操作是通過L2實現操作而非通過DRAM完成。

   GF100聲稱能夠同時支持16個計算kernel，每個SM分配一個。較早支持CUDA的架構只能夠同時支持一個kernel，并且是在降序模式下連續(xù)執(zhí)行。不過GF100則沒有這樣的限制。Kernel依然會像以前那樣通過驅動按隊列執(zhí)行，不過當TPC空閑下來可以運行另一個kernel時，它就可以自由得調度并且運行。至于DRAM，GF100可以通過6個64bit通道支持GDDR5顯存，同時顯存的頻率可以達到4200MHz。隨了新的內存以外，還包括有獨特的內存控制器。在紋理單元方面，GF100看起來應該是支持與GT200相同的，同時其處理峰值速率為相同頻率下GT200的1.6倍。紋理可以支持D3D11所需的全部要求，當然還包括有FP32過濾器。雖然內存總線縮減為384bits，但是GF100的ROP數量最高可以達到48個。

    NVIDIA很有可能會選擇通過參數的變化來推出衍生產品，比如可以簡單將DP子塊替換成功能更簡單的塊。其它仍然保持不變，包括配備相同的調度器、register file甚至操作數電路。這樣將可以推出非DP衍生品，當然也會丟失一些整數處理的速率，但是這對于衍生產品來說則不會有影響，因為其面對的是不同的市場。雙精度浮點基本是GPU獨有的非圖形特性，至少在這點上將其從衍生產品上取消還是相當有用，這樣可以推出更小、更便宜的產品。